IV変換回路の特性を改善する正攻法は、反転アンプの特性をより良くすることです。具体的には、オペアンプをより高速、広帯域のものに変更します。それでも足りないならば、高性能のディスクリートFETとオペアンプを組み合わせた、複合アンプ構成などを検討することになります。
ところで、これまでの解説で明らかなように、IV変換回路の特性を制限している大きな要因は、PDの端子間容量ですから、これを「なんとかする」方法があれば、有効な特性改善の手段となりそうです。「PDを端子間容量のより小さなものに変える」あるいは「PDに逆バイアスを掛けて端子間容量を減らす」といった、一般的な対策でなく、回路技術によって「なんとかする」方法があります。
ブートストラップと呼ばれる手法によって、PDの端子間容量を「見かけ上」キャンセルする回路です。この回路は、LT社のオペアンプ（LTC6244）のデータシートで初めて見かけたのですが、動作を調べてみたところ、回路として興味深いだけでなく、非常に有用な回路であると思いましたので、ここで取り上げて紹介します。なお、ブートストラップの手法自体は、種々の回路で応用されており、PDアンプ専用というわけではありません。
まず、「IV変換_ブートストラップの効果」シミュレーション回路を見てください。抵抗1本でのIV変換回路ですが、ブートストラップにより、PDの端子間容量がキャンセルされている様子がわかると思います。100pFの端子間容量が、およそ6pF、3pFに相当する特性に改善されています。
コンデンサ両端の電圧が一定であれば、コンデンサは「活躍（悪さ）できない」わけです。ブートストラップ回路のバッファ（オペアンプ、FETのソースフォロア）によって、コンデンサ両端の電圧は（高周波領域で）一定に保たれています。一方、PDは、電流源と見做すことができますので、PD自体の動作には影響がありません。
【補足】 FETソースフォロアの負荷を定電流回路にしているのは、電圧ゲインを1に近づけるためです。これをソース抵抗負荷にすると、端子間容量の「キャンセル率」が悪くなります。興味のある方は、試してみてください。
オペアンプのIV変換回路とブートストラップ回路を組み合わせた、特性改善例として、3種類のシミュレーション回路を用意しました。
１．「IV変換_周波数特性改善」
オペアンプによるIV変換回路では、Rf＝1MΩでは、fc＝80KHz（Cf＝2pF）ですが、ブートストラップ回路により、オペアンプから見た、PDの端子間容量が小さくなった効果で、同じRf＝1MΩで、ステップ応答を同等とした時、fc＝285KHz（Cf＝0.56pF）とすることができます。帯域が3倍以上に改善されています。
２．「IV変換_ゲイン特性改善」
周波数特性が同じfc＝80KHzならば、Rf＝1MΩ（Cf＝2pF）をRf＝10MΩ（Cf＝0.2pF）とすることができますので、トランスインピーダンスゲインが10倍に改善されています。ステップ応答は同等です。
３．「IV変換_ノイズ特性改善」
Rf＝1MΩ、Cf＝2pFをそのままとして、周波数特性、ゲイン特性が同じ場合には、ノイズ特性が良くなる「可能性」があります。これについて説明します。オペアンプ回路の入力容量Cinが小さくなることにより、ノイズゲインが小さくなります。このため、オペアンプの入力電圧ノイズに起因する出力ノイズは小さくなりますが、ブートストラップ回路のFETのノイズが増幅されて、出力に現れます。このFETのノイズに対するゲインは、fc以上でCpd／Cfとなるハイパス特性になりますが、このノイズゲイン特性は、オペアンプのみのIV変換回路のノイズゲイン特性とほぼ同じです。つまり、オペアンプのみのIV変換回路での入力電圧ノイズの代わりに、FETのノイズが主たるノイズ源となります。オペアンプの入力電圧ノイズよりもFETのノイズが小さいならば、ノイズ特性は改善されます。さらに、FETのノイズに対するゲイン特性は、かなり高域まで伸びていますから、後段での帯域制限も併用すべきでしょう。
PDアンプについてのシリーズは、今回で（一応）終了としますが、外来ノイズに対するシールド、実装上の注意点、光学系との関係など、扱えなかったテーマが「やまほど」ありそうです。それらのテーマは、別の機会に取り上げてみたいと思います。
今回取り上げましたサンプルファイルを使うには、リニアテクノロジーのサイトよりLTspiceIVをダウンロードしてご利用下さい。
